Volné pracovní místo  VHDL / FPGA SENIOR ENGINEER (od 40.000 Kč)

Lokalita a další
Pracovní poměr Úvazek Plný úvazek
Vzdělání Bakalářské, Vysokoškolské

Popis pracovní nabídky

Verilog – VHDL – FPGA. Jedinečná příležitost stát se členem týmu vývoje digitálních systémů a podílet se na výsledném produktu na různých úrovních abstrakce pomocí širokého spektra High-End software. Špičkové prostředí, špičkové technologie, špičkové firemní zázemí Tě čeká na pozici " VHDL / FPGA Senior Engineer"

  • vývoj digitálních bloků pro rozsáhlejší systémy
  • návrh, simulace a modelování elektrických obvodů
  • digitální, signálová, a funkční verifikace
  • testování digitálních obvodů na různých úrovních
  • samovzdělávání a učení se novým věcem
  • pravidelná komunikace s týmem

Požadujeme

  • VŠ vzdělání v oblasti elektroniky nebo telekomunikací
  • zkušenosti HDL jazykem (VHDL, Verilog)
  • znalosti v oblasti digitálních obvodů
  • znalost metod analýzy elektrických obvodů (DC, časová analýza)
  • zkušenosti se syntézou (FPGA)
  • zkušenosti s vývojovými nástroji pro digitální obvody
  • anglický jazyk na pokročilé úrovni

Nabízíme

  • velmi zajímavé ohodnocení
  • náročnou ale úžasně barvitou náplň práce v mezinárodním kolektivu
  • běžné benefity jako stravenky, občerstvení na pracovišti, 5 týdnů dovolené
  • systém odborných školení
  • nadstandardní benefity (příspěvek na dopravu, bydlení, vzdělávání a další)
  • příležitost vycestovat do zahraničí
 Zpět